6up扑克之星亚洲版

新聞中心News

聯係我們Contact us

蘇州6up扑克之星亚洲版電子科技有限公司
聯係人:朱先生
手 機:13584967268
郵 箱:sam.zhu@hbjieni.com
網 址:www.hbjieni.com
地 址:昆山市周市鎮長興東路268號
郵 編:215300

新聞中心

您的當前位置: 首 頁 >> 新聞資訊 >> 行業新聞

電源完整性規劃的幾點考慮要素

發布日期:2020-06-23 00:00 來源: 點擊:

電源完整性規劃的幾點考慮要素 


   1. 電源完整性電源係統噪聲餘量分析絕大多數芯片都會給出一個正常作業的電壓規模,這個值一般是±5%。老式的穩壓芯片的輸出電壓精度一般是±2.5%,因此電源噪聲的峰值幅度不該超越±2.5%。精度是有條件的,包括負載狀況,作業溫度等約束,因此要有餘量。 


   2. 電源完整性電源噪聲餘量核算 


   比方芯片正常作業電壓規模為3.13V到3.47V之間,穩壓芯片標稱輸出3.3V。安裝到電路板上後,電源完整性穩壓芯片輸出3.36V。那麽容許電壓改變規模為3.47-3.36=0.11V=110mV。穩壓芯片輸出精度±1%,即±3.363*1%=±33.6mV。電源噪聲餘量為110-33.6=76.4mV。 


   3. 電源完整性電源噪聲是如何發生 


    榜首,穩壓電源芯片自身的輸出並不是恒定的,會有必定的波紋。 


   第二,穩壓電源無法實時呼應負載關於電流需求的快速改變。電源完整性穩壓電源芯片通過感知其輸出電壓的改變,調整其輸出電流,從而把輸出電壓調整回額外輸出值。 


   第三,負載瞬態電流在電源途徑阻抗和地途徑阻抗上發生的壓降,引腳及焊盤自身也會有寄生電感存在,瞬態電流流經此途徑必定發生壓降,電源完整性因此負載芯片電源引腳處的電壓會跟著瞬態電流的改變而動搖,這便是阻抗發生的電源噪聲。




   4. 電源完整性電容退耦的兩種解說 采用電容退耦是處理電源噪聲問題的首要辦法。電源完整性這種辦法對進步瞬態電流的呼應速度, 下降電源分配係統的阻抗都十分有用。4.1 從儲能的視點來闡明電容退耦原理 在製作電路板時, 一般會在負載芯片周圍放置很多電容, 這些電容就起到電源退耦效果。電源完整性其原理可用圖 1 闡明。 


   當負載電流不變時,其電流由穩壓電源部分供給,即圖中的I0,方向如圖所示。此時電容兩頭電壓與負載兩頭電壓一致,電流Ic為0,電容兩頭存儲適當數量的電荷,其電荷數量和電容量有關。當負載瞬態電流發生改變時,因為負載芯片內部晶體管電平轉化速度極快,有必要在極短的時間內為負載芯片供給足夠的電流。可是穩壓電源無法很快呼應負載電流的改變,因此,電流I0不會立刻滿意負載瞬態電流要求,因此負載芯片電壓會下降。可是因為電容電壓與負載電壓相同,因此電容兩頭存在電壓改變。關於電容來說電壓改變必定發生電流,此時電容對負載放電,電流Ic不再為0,為負載芯片供給電流。隻要電容量C足夠大,隻需很小的電壓改變,電容就可以供給足夠大的電流,滿意負載態電流的要求。適當於電容預先存儲了一部分電能,在負載需要的時分釋放出來,即電容是儲能元件。電源完整性儲能電容的存在使負載耗費的能量得到快速補充,因此確保了負載兩頭電壓不至於有太大改變,此時電容背負的是部分電源的角色。從儲能的視點來了解電源退耦,十分直觀易懂,可是對電路規劃幫助不大。從阻抗的角 度了解電容退耦,能讓我們規劃電路時有章可循。實踐上,在決議電源分配係統的去耦電容 的時分,用的便是阻抗的概念。4.2 從阻抗的視點來了解退耦原理 


  5. 電源完整性實踐電容的特性 


   正確使用電容進行電源退耦,有必要了解實踐電容的頻率特性。理想電容器在實踐中是不存在的,這便是為什麽常聽到“電容不僅僅是電容”的原因。實踐的電容器總會存在一些寄生參數,這些寄生參數在低頻時表現不明顯,可是高頻情 況下,其重要性可能會超越容值自身。圖 4 是實踐電容器的 SPICE 模型,圖中,ESR 代表 等效串聯電阻,ESL 代表等效串聯電感或寄生電感,C 為理想電容。 


   等效串聯電感(寄生電感)無法消除,電源完整性隻要存在引線,就會有寄生電感。這從磁場能量改變的視點可以很簡單了解,電流發生改變時,磁場能量發生改變,可是不可能發生能量躍變,表現出電感特性。寄生電感會推遲電容電流的改變,電感越大,電容充放電阻抗就越大,電源完整性反應時間就越長。自諧振頻率點是區別電容是容性仍是感性的分界點,高於諧振頻率時,“電容不再是電容”,因此退耦效果將下降。電容的等效串聯電感和生產工藝和封裝尺度有關,一般小封裝的電容等效串聯電感更低,寬體封裝的電容比窄體封裝的電容有更低的等效串聯電感。在電路板上會放置一些大的電容,一般是坦電容或電解電容。這類電容有很低的ESL,可是ESR很高,因此Q值很低,具有很寬的有用頻率規模,十分適合板級電源濾波。電路的品質因數越高,電感或電容上的電壓比外加電壓越高。Q值越高在必定的頻偏下電流下降得越快,其諧振曲線越尖銳。也便是說電路的挑選性是由電路的品質要素Q所決議的,電源完整性Q值越高挑選性越好。 


   6. 電源完整性部分去耦規劃辦法為確保邏輯電路能正常作業,表征電路邏輯狀態的電平值有必要落在必定規模內。比方關於3.3V邏輯,高電平大於2V為邏輯1,低電平小於0.8V為邏輯0。把電容緊鄰器材放置,跨接在電源引腳和地引腳之間。正常時,電容充電,存儲一部分電荷。電源完整性這樣電路轉化所需的瞬態電流不必再由VCC供給,電容適當於部分小電源。因此電源端和地端的寄生電感被旁路掉了,寄生電感在這一瞬間沒有電流流過,因此也不存在感應電壓。一般是兩個或多個電容並聯放置,減小電容自身的串聯電感,進而減小電容充放電回路的阻抗。留意:電容的擺放、安裝間隔、安裝辦法、電容挑選 
等離子設備,等離子處理,等離子活化

相關標簽:等離子設備,等離子處理,等離子活化

在線客服
點擊谘詢